Архитектура ЭВМ 4 семестр, BMSTU(Bauman Moscow), IU7, 2018

Автоперенос из GitLab(кафедры), если есть какие-то проблемы или недочеты- отпишите

Лабораторные работы

Number	Issued	Status	On GitHub
1️⃣	✅	✅	✅
2️⃣	✅	✅	✅
3️⃣	✅	✅	✅
4️⃣	✅	✅	✅
5️⃣	✅	✅	✅

Вопросы к рубежному контролю 1

1. Классификация ЭВМ по количеству потоков команд и данных (классификация Флинна).

2. Основные характеристики ЭВМ

3. Одноступенчатый синхронный RS-триггер, Двухступенчатый синхронный RS-триггер

4. T-триггер , D-триггер

5. JK-триггер

6. Регистры

7. Счетчики

8. Дешифраторы

9. Мультиплексоры

10. Сумматоры и полусумматоры. Схема одноразрядного сумматора

11. Схема параллельного сумматора с последовательным и параллельным переносом

12. Структура базовых матричных кристаллов

13. Схема сумматора с условным переносом

14. Программируемые логические матрицы и Программируемая матричная логика

15. Классификация ИС по способу обеспечения функциональности

16. Эволюция ПЛИС

17. Классификация ПЛИС по типу программируемых связей

Вопросы к рубежному контролю 2

1. Классификация запоминающих устройств по способу доступа.

2. Классификация запоминающих устройств по назначению.

3. Латентность при обращении к подсистеме памяти.

4. Обобщенная схема адресного ЗУ.

5. Обобщенная схема ассоциативного ЗУ.

6. Обобщенная схема последовательного ЗУ. Буфер (память типа FIFO).

7. Организация запоминающих массивов адресных ЗУ. Структура ЗМ типа 2D.

8. Организация запоминающих массивов адресных ЗУ. Структура ЗМ типа 3D.

9. Организация запоминающих массивов адресных ЗУ. Структура ЗМ типа 2DM.

10. Расслоение памяти.

11. Запоминающая ячейка статической памяти.

12. Запоминающая ячейка с двухкоординатной выборкой и запоминающая ячейка двухпортовой выборкой.

13. Микросхема статической памяти.

14. Диаграмма работы статической памяти.

15. Процесс считывания в DRAM.

16. Принцип действия усилителя-регенератора.

17. Микросхема динамической памяти.

18. Функциональные возможности SDRAM памяти.